** English below **

L'azienda Pietro Fiorentini spa (https://www.fiorentini.com) con sede ad Arcugnano (VI) offre due possibili tirocini aziendali per studenti magistrali.
E' richiesta una minima conoscenza degli FPGA e del flusso di progettazione.

Qui di seguito le tematiche. Se interessati, contattatemi (daniele.vogrig@unipd.it)

Daniele Vogrig

Proposta 1:

Realizzazione di un misuratore di tempo di volo ultrasonico in tecnologia FPGA per applicazioni di misura di portata di fluidi.

L’obbiettivo della tesi è la realizzazione su architettura FPGA low cost di un circuito in grado di generare un treno di impulsi per comandare un trasduttore piezoelettrico ultrasonico e calcolare il tempo di volo dell’onda acustica ricevuta da un secondo trasduttore posto ad una distanza nota. La risoluzione temporale richiesta per il circuito dovrà essere di 50ps. La frequenza ed il numero degli impulsi devono essere impostabili sui registri interni alla FPGA tramite interfaccia SPI o I2C. Le prestazioni del circuito stesso e della relativa elettronica di supporto vanno caratterizzate in un range di temperatura di -10°C - + 60°C.

Proposta 2:

Realizzazione di un circuito in tecnologia FPGA/CPLD per il campionamento in quadratura di un segnale analogico per applicazioni di misura di portata di fluidi.

L’obbiettivo della tesi è realizzare su architettura CPLD o FPGA low cost un circuito in grado di campionare in quadratura un segnale analogico ad elevata frequenza (fino a 4MHz). Il circuito prevede il pilotaggio di un singolo ADC parallelo la cui frequenza di campionamento è regolata da un clock esterno con frequenza pari alla frequenza di campionamento. Tramite registri interni dovrà anche essere possibile impostare un multiplo della frequenza di campionamento (da 1x a 32x). I campioni acquisiti dovranno essere memorizzati in una RAM esterna gestita in maniera condivisa da un microcontrollore esterno. Valutare la capacità da parte della CPLD o FPGA di eseguire una minima elaborazione del dato (calcolo magnitudine e fase per la coppia di campioni acquisiti).

**** ENGLISH VERSION ****

The company Pietro Fiorentini spa (https://www.fiorentini.com) based in Arcugnano (VI) offers two possible company internships for master's students.
Minimal knowledge of FPGAs and design flow is required.
Below are the topics. If interested, please contact me (daniele.vogrig@unipd.it)

Daniele Vogrig

Proposal 1:

Realization of an ultrasonic time-of-flight meter in FPGA technology for fluid flow measurement applications.

The objective of the thesis is the realization on low cost FPGA architecture of a circuit capable of generating a pulse train to drive an ultrasonic piezoelectric transducer and calculate the time-of-flight of the acoustic wave received by a second transducer placed at a known distance. The time resolution required for the circuit shall be 50ps. The frequency and number of pulses shall be settable on the FPGA's internal registers via SPI or I2C interface. The performance of the circuit itself and its supporting electronics shall be characterized over a temperature range of -10°C - + 60°C.

Proposal 2:

Realization of a circuit in FPGA/CPLD technology for quadrature sampling of an analog signal for fluid flow measurement applications.

The objective of this thesis is to realize on low-cost CPLD or FPGA architecture a circuit capable of quadrature sampling a high-frequency (up to 4MHz) analog signal. The circuit involves driving a single parallel ADC whose sampling rate is regulated by an external clock with frequency equal to the sampling rate. Via internal registers it shall also be possible to set a multiple of the sampling frequency (1x to 32x). The acquired samples will have to be stored in external RAM that is sharedly managed by an external microcontroller. Evaluate the ability of the CPLD or FPGA to perform minimal processing of the data (magnitude and phase calculation for the pair of acquired samples).